10+
年FPGA研发经验
80+
逻辑设计项目
6
主流FPGA系列
99%
一次流片成功率
CAPABILITIES
核心技术能力
从 RTL 到比特流，全流程数字逻辑研发
RTL 编码设计
Verilog/VHDL/SystemVerilog 编码，涵盖组合逻辑、时序逻辑、状态机、FIFO、DDR控制器等复杂逻辑设计。
ARM+FPGA 异构
Zynq/SoC FPGA 架构的 ARM Cortex-A 硬核 + FPGA 逻辑协同设计，软硬件联合开发与调试。
高速接口设计
PCIe/GbE/SRIO/SerDes/JESD204B 等高速串行接口的 FPGA 实现，满足数据采集与通信需求。
仿真验证
ModelSim/Vivado Simulator 仿真、UVM 验证方法学、覆盖率分析、形式化验证确保设计正确性。
时序分析与优化
静态时序分析、跨时钟域处理、时序收敛优化，确保设计在目标频率下稳定运行。
板级调试
ChipScope/SignalTap 逻辑分析仪在线调试、IBERT 高速串行链路测试、原型验证板调试。
TECH STACK
技术平台
丰富的 ARM + FPGA 平台经验
Xilinx
Altera/Intel
Zynq
Virtex
Kintex
Artix
Cyclone
ARM Cortex
Lattice
Microchip FPGA
R&D PROCESS
逻辑设计流程
规范化的 FPGA/ASIC 设计流程
1
架构设计
需求分析、模块划分、接口定义、芯片选型
2
RTL编码
Verilog/VHDL 编码实现各功能模块
3
功能仿真
模块级与系统级仿真验证
4
综合与实现
逻辑综合、布局布线、时序收敛
5
板级调试
在线逻辑分析仪验证
6
系统联调
与嵌入式软件联合调试
7
环境测试
高低温、振动、EMC测试
8
量产交付
生产文件准备、小批量验证